Informations générales
Intitulé de l'offre : H/F - Thèse en Méthodologies de co-optimisation design-technologie émergente
Référence : UMR5270-SYLGON-037
Nombre de Postes : 1
Lieu de travail : ECULLY
Date de publication : mardi 16 mai 2023
Type de contrat : CDD Doctorant/Contrat doctoral
Durée du contrat : 36 mois
Date de début de la thèse : 1 octobre 2023
Quotité de travail : Temps complet
Rémunération : 2 135,00 € brut mensuel
Section(s) CN : Micro et nanotechnologies, micro et nanosystèmes, photonique, électronique, électromagnétisme, énergie électrique
Description du sujet de thèse
Les technologies des semi-conducteurs pour le matériel informatique sont prêtes à poursuivre l'augmentation des performances par la désagrégation d'architectures (chiplets) riches en accélérateurs employant des paradigmes avancés tels que le calcul approximatif, vectoriel et stochastique, ainsi que l'intégration diversifiée de la mémoire non volatile, des transistors 3D avancés, de l'interconnexion photonique et de l'interconnexion radiofréquence. La dimensionnalité de l'espace de conception du matériel de calcul, depuis les centres de données jusqu'aux dispositifs de calcul à la périphérie, croît de manière exponentielle à un moment où l'orientation technologique est cruciale.
Pour explorer ce vaste espace de conception, des techniques de co-optimisation couvrant la technologie, les circuits et les systèmes et intégrant l'ensemble de la chaîne de valeur de la conception, depuis les modèles technologiques jusqu'à l'étalonnage des applications, sont nécessaires. Ces approches nécessitent des outils de conception/synthèse et de simulation de circuits et d'architectures, des données sur les processus de fabrication, des aspects logiciels, des compilateurs. L'objectif principal de ce travail sera de permettre la projection des développements technologiques de nanodispositifs émergents uniques sur la conception et la performance de circuits et d'architectures complexes pour des applications avancées. Les travaux seront initialement axés sur la conception et l'utilisation de circuits à mémoire non volatile émergents dans des architectures de calcul en mémoire pour le traitement tensoriel et le matériel d'intelligence artificielle.
Dans le cadre d'un projet de recherche national à grande échelle (PEPR Electronique - CHOOSE) et en collaboration avec le CEA Grenoble et d'autres partenaires de recherche, le groupe Électronique de l'INL vise à rechercher de nouvelles techniques de conception et de co-optimisation technologique afin d'explorer des accélérateurs d'apprentissage automatique à faible consommation d'énergie basés sur des technologies avancées et émergentes pour l'informatique de pointe. Dans ce contexte, nous recherchons actuellement un(e) doctorant(e) (m/f) pour un contrat de 3 ans.
Description du poste
Cette thèse vise à mettre en place une méthodologie ouverte permettant la co-optimisation conception-technologie, afin de faire le lien entre les technologies émergentes et les opérateurs matériels. Basé sur un outil préexistant développé à l'INL, le travail impliquera (i) la formalisation de jeux de paramètres technologiques et de feuilles de route de développement, ainsi que des techniques de calibration agile de modèles compacts, (ii) des techniques de simulation rapide de circuits et d'extraction de métriques de performance, (iii) des techniques d'optimisation rapide et d'extraction et de modélisation du front de Pareto. Ensemble, ces travaux permettront la création polyvalente de modèles d'espace de conception de circuits basés sur des technologies émergentes, en vue d'une mise à l'échelle et d'un couplage avec la co-optimisation système-technologie.
Le travail impliquera la modélisation au niveau du circuit, du comportement et du système de circuits logiques et mémoriels CMOS et NVM avancés, des méthodologies d'optimisation multi-objectifs et des analyses comparatives.
En tant que membre d'une équipe créée pour travailler sur ce sujet avec le soutien de plusieurs sources de financement au niveau national et européen, vous devrez également superviser des étudiants en maîtrise.
Profil
Vous êtes titulaire ou sur le point d'obtenir un MSc en ingénierie électronique / informatique et avez étudié de près au moins un des sujets suivants : conception de circuits intégrés analogiques/numériques, modélisation multidisciplinaire ou au niveau du système. La connaissance de Cadence, Verilog, SystemC est un atout. La maîtrise du français est un atout mais n'est pas obligatoire.
Contexte de travail
L'INL est un institut de recherche de 250 personnes basé à Lyon, en France, qui mène des recherches fondamentales et appliquées dans les domaines de l'électronique, des matériaux semi-conducteurs, de la photonique et des biotechnologies. Le groupe Conception de systèmes hétérogènes est un leader dans le domaine de la conception nanoélectronique avancée, avec des projets de recherche et des collaborations au niveau national et européen. Parmi les points forts récents, citons le développement de stratégies de conception à haute performance pour les circuits intégrés complexes en 3D, la logique ferroélectrique dans les mémoires, la logique à base de VNWFET et l'informatique photonique au silicium.
Le poste se situe dans un secteur relevant de la protection du potentiel scientifique et technique (PPST), et nécessite donc, conformément à la réglementation, que votre arrivée soit autorisée par l'autorité compétente du MESR.