Informations générales
Intitulé de l'offre : H/F ingénieur: Développement d'architectures de processeurs au niveau du système, basées sur des FPGA et des ASIC
Référence : UMR8191-GREDIP-008
Nombre de Postes : 1
Lieu de travail : GRENOBLE
Date de publication : jeudi 10 juillet 2025
Type de contrat : IT en contrat CDD
Durée du contrat : 18 mois
Date d'embauche prévue : 1 décembre 2025
Quotité de travail : Complet
Rémunération : Entre 2400€ et 2900€ brut mensuel selon expérience
Niveau d'études souhaité : BAC+5
Expérience souhaitée : 1 à 4 années
BAP : C - Sciences de l'Ingénieur et instrumentation scientifique
Emploi type : Ingenieure electronicienne ou ingenieur electronicien
Missions
L'objectif du poste est de :
i) développer une plateforme de test FPGA intégrant des mémoires MRAM du marché dans le but de valider une architecture processeur complète de haut niveau
ii) participer au développement d'une architecture de processeur sécurisée dans le cadre d'attaques de fautes
iii) développer un modèle de mémoire MRAM basé sur les dernières générations de Magnetic Tunnel Junction.
L'environnement de travail est double, d'abord basé sur un FPGA pour la première partie et basé sur un ASIC pour la seconde partie, les deux étant au niveau numérique. Cependant, la modélisation d'une mémoire nécessite toujours d'effectuer des simulations électriques et des caractérisations. Un travail multidisciplinaire est donc attendu.
Activités
- conception numérique
- synthèse et simulation FPGA
- conception d'une plate-forme de test
- processus de validation
Compétences
Le candidat doit être titulaire d'un diplôme d'ingénieur en microélectronique et/ou nanoélectronique, avec des compétences dans les domaines de la conception de circuits numériques et une bonne connaissance des langages de programmation (Python, Matlab, etc.). Des compétences en matière de conception de dispositifs seraient appréciées.
Contexte de travail
Le travail s'effectuera au sein du laboratoire Spintec au centre du CEA de Grenoble. Le laboratoire Spintec, spécialisé dans le domaine de la spintronique et des composants MRAM, est composé de 13 équipes de recherche réparties en 2 grands groupes. Ce poste est à pourvoir dans l'équipe de conception de circuits intégrés, composé de 4 permanents et environ 5 étudiants. Ce poste demande donc un travail en équipe.
Le contrat sera financé par l'ANR dans le cadre du projet ANR « SCREAM » sélectionné en 2024. Les travaux seront réalisés en collaboration entre le LIRMM (UMR 5506 Université de Montpellier / CNRS), SPINTEC (UMR 8191 CEA / CNRS / Université Grenoble-Alpes / Grenoble INP) et EMSE (Ecole des Mines de Saint Etienne).